#### PATENT APPLICATION

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of:

NISHIHARA, et al.

Group Art Unit: Unknown

Application No.: Unknown

Examiner: Unknown

Filed: November 21, 2003

Attorney Dkt. No.: 025720-00017

For: FILTER ELEMENT, AND FILTER DEVICE, DUPLEXER, AN HIGH-FREQUENCY CIRCUIT EACH INCLUDING SAID FILTER ELEMENT

# **CLAIM FOR PRIORITY**

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Date: November 21, 2003

Sir:

The benefit of the filing date of the following prior foreign application in the following foreign country is hereby requested for the above-identified patent application and the priority provided in 35 U.S.C. §119 is hereby claimed:

Foreign Application No. 2002-339611, filed November 22, 2003, in Japan.

In support of this claim, certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. §119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Please charge any fee deficiency or credit any overpayment with respect to this paper to Deposit Account No. 01-2300.

Respectfully submitted,

Charles M. Marmelstein Registration No. 25,895

Customer No. 004372 ARENT FOX KINTNER PLOTKIN & KAHN, PLLC 1050 Connecticut Avenue, N.W., Suite 400

Washington, D.C. 20036-5339 Tel: (202) 857-6000

Fax: (202) 638-4810

CMM:cam

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年11月22日

出 願 番 号

Application Number:

特願2002-339611

[ ST.10/C ]:

[JP2002-339611]

出 顧 人
Applicant(s):

富士通メディアデバイス株式会社

富士通株式会社

2003年 4月25日

特許庁長官 Commissioner, Japan Patent Office



# 特2002-339611

【書類名】 特許願

【整理番号】 02081302

【提出日】 平成14年11月22日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 H03H 9/17

H03H 3/02

【発明の名称】 フィルタ素子、それを有するフィルタ装置、分波器及び

髙周波回路

【請求項の数】 18

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 西原 時弘

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 横山 剛

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 坂下 武

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 宮下 勉

【特許出願人】

【識別番号】 398067270

【氏名又は名称】 富士通メディアデバイス株式会社

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100087480

【弁理士】

【氏名又は名称】

片山 修平

【電話番号】

043-351-2361

【手数料の表示】

【予納台帳番号】

153948

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0117701

【プルーフの要否】

要

# 【書類名】 明細書

【発明の名称】 フィルタ素子、それを有するフィルタ装置、分波器及び高周波回路

# 【特許請求の範囲】

【請求項1】 複数の共振子が回路の直列腕と並列腕とに配置されたフィルタ素子において、

少なくとも1つの直列腕の共振子が互いに並列に接続された複数の一端子対圧 電薄膜共振子を有して構成されていることを特徴とするフィルタ素子。

【請求項2】 請求項1記載の前記フィルタ素子において、

少なくとも1つの並列腕の共振子が互いに並列に接続された複数の一端子対圧 電薄膜共振子を有して構成されていることを特徴とするフィルタ素子。

【請求項3】 複数の共振子が回路の直列腕と並列腕とに配置されたフィルタ素子において、

少なくとも1つの並列腕の共振子が互いに並列に接続された複数の一端子対圧 電薄膜共振子を有して構成されていることを特徴とするフィルタ素子。

【請求項4】 複数の共振子が回路の直列腕と並列腕とに配置されたフィルタ素子において、

少なくとも信号入力側初段の直列腕の共振子及び/又は並列腕の共振子が互い に並列に接続された複数の一端子対圧電薄膜共振子を有して構成されていること を特徴とするフィルタ素子。

【請求項5】 請求項1,2又は4の何れか1項に記載の前記フィルタ素子において、

前記複数の一端子対圧電薄膜共振子が並列に接続された構成を有してなる直列 腕の共振子のアドミタンスが、他の少なくとも何れか1つの直列腕の共振子のア ドミタンスと整合されていることを特徴とするフィルタ素子。

【請求項6】 請求項2から4の何れか1項に記載の前記フィルタ素子において、

前記複数の一端子対圧電薄膜共振子が並列に接続された構成を有してなる並列 腕の共振子のアドミタンスが、他の少なくとも何れか1つの並列腕の共振子のア ドミタンスと整合されていることを特徴とするフィルタ素子。

【請求項7】 並列に接続された前記一端子対圧電薄膜共振子の励振部が均一のサイズであることを特徴とする請求項1から6の何れか1項に記載のフィルタ素子。

【請求項8】 梯子型フィルタ構造を有することを特徴とする請求項1から7の何れか1項に記載のフィルタ素子。

【請求項9】 格子型フィルタ構造を有することを特徴とする請求項1から7の何れか1項に記載のフィルタ素子。

【請求項10】 前記一端子対圧電薄膜共振子は、

シリコン,ガラス,セラミックスの少なくとも1つを含んでなる基板と、

窒化アルミニウム,酸化亜鉛,チタン酸ジルコン酸鉛,チタン酸鉛の少なくと も1つを含んでなる圧電基板と、

アルミニウム、銅、金、モリブデン、タングステン、タンタル、クロム、チタン、白金、ロジウムの少なくとも1つを含んでなる単層膜又は多層膜で構成された上部電極膜及び下部電極膜とを有して構成されていることを特徴とする請求項1から9の何れか1項に記載のフィルタ素子。

【請求項11】 前記並列腕の共振子を構成する上部電極膜上にSiO<sub>2</sub>膜を有することを特徴とする請求項1から10の何れか1項に記載のフィルタ素子

【請求項12】 請求項1から11の何れか1項に記載の前記フィルタ素子と、

前記フィルタ素子を格納するパッケージとを有することを特徴とするフィルタ 装置。

【請求項13】 送信用フィルタ素子と受信用フィルタ素子とを有する分波器であって、

前記送信用フィルタ素子は、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも1つの直列腕の共振子が互いに並列に接続された複数の一端子対 圧電薄膜共振子を有して構成されていることを特徴とする分波器。

【請求項14】 送信用フィルタ素子と受信用フィルタ素子とを有する分波

器であって、

前記送信用フィルタ素子は、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも1つの並列腕の共振子が互いに並列に接続された複数の一端子対 圧電薄膜共振子を有して構成されていることを特徴とする分波器。

【請求項15】 無線信号を送信及び受信するための高周波回路であって、

送信信号を増幅するための第1の増幅器と、

受信信号を増幅するための第2の増幅器と、

送信用フィルタ素子と受信用フィルタ素子とを有する分波器とを有し、

前記送信用フィルタ素子は、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも1つの直列腕の共振子が互いに並列に接続された複数の一端子対 圧電薄膜共振子を有して構成されていることを特徴とする高周波回路。

【請求項16】 無線信号を送信及び受信するための髙周波回路であって、

送信信号を増幅するための第1の増幅器と、

受信信号を増幅するための第2の増幅器と、

送信用フィルタ素子と受信用フィルタ素子とを有する分波器とを有し、

前記送信用フィルタ素子は、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも1つの並列腕の共振子が互いに並列に接続された複数の一端子対 圧電薄膜共振子を有して構成されていることを特徴とする高周波回路。

【請求項17】 無線信号を送信するための髙周波回路であって、

送信信号を増幅するための増幅器と、

送信信号をろ波するためのフィルタ素子とを有し、

前記フィルタ素子は、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも1つの直列腕の共振子が互いに並列に接続された複数の一端子対圧電薄 膜共振子を有して構成されていることを特徴とする高周波回路。

【請求項18】 無線信号を送信するための髙周波回路であって、

送信信号を増幅するための増幅器と、

送信信号をろ波するためのフィルタ素子とを有し、

前記フィルタ素子は、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも1つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄

膜共振子を有して構成されていることを特徴とする高周波回路。

# 【発明の詳細な説明】

[0001]

# 【発明の属する技術分野】

本発明は、圧電薄膜共振子を有するフィルタ素子、それを有するフィルタ装置に関し、特に無線端末のフロントエンドで利用される高耐電力性を必要とする分波器及び高周波回路に関する。

[0002]

# 【従来の技術】

近年、携帯電話に代表される無線端末の小型、軽量化が急速に進んでいる。これに伴い、その端末に使用される部品の小型化、高性能化が求められている。一例として、RF回路のフロントエンドに使用される分波器においても、従来の誘電体フィルタを使用したタイプと比較して大幅に小型化された弾性表面波(:Surface Acoustic Wave:SAW)フィルタを使用したタイプに置き換えが進んでいる。

[0003]

ところが、SAWフィルタは微細な櫛形電極パターンを使用するため、本質的 に耐電力性が弱いという欠点がある。そのため、SAWフィルタの高耐電力化を 図るために、電極材の改良、あるいは設計改善が従来において行われてきた。

[0004]

このような分波器用のSAWフィルタには、梯子型回路が広く利用されている。以下、梯子型回路構成を有するフィルタを梯子型フィルタという。ここで、梯子型フィルタの構成について図面を用いて説明する。

[0005]

この梯子型回路の基本区間は、図1に示すように、一端子対共振子(SAWフィルタでは一端子対SAW共振子。以下、単に共振子という)が回路の直列腕と並列腕とにそれぞれ1つずつ配設された構成となる。尚、以下の説明において、直列腕に接続された共振子を直列共振子Sといい、並列腕に接続された共振子を並列共振子Pという。

# [0006]

また、梯子型フィルタは、各区間同士のイメージインピーダンスが整合されつつ、複数の基本区間が多段に接続された構成を有する。尚、以下の説明において、この基本区間を1段と呼ぶ。また、例として、図2に4段構成に接続された梯子型フィルタ100の等価回路図を示す。尚、実用上は、所望の特性の実現あるいは小型化のために、任意の隣接する共振子同士(図2では直列共振子S2及びS3,並列共振子P1及びP2,並列共振子P3及びP4)が適宜1つにまとめられて使用される。図2の梯子型回路において、隣接する共振子同士をすべて1つにまとめた例を図3に示す。尚、図3において、直列共振子S23は図2における直列共振子S2及びS3がまとめられた共振子であり、並列共振子P12は図2における並列共振子P1及びP2がまとめられた共振子であり、並列共振子P34は図2における並列共振子P3及びP4がまとめられた共振子である。この時、まとめる前後の等価回路においてインピーダンスが不変であるように、1つにまとめられた各共振子の静電容量が、直列腕の共振子(直列共振子S23)については1/2倍、並列腕の共振子(並列共振子P12/P34)については2倍になるように設計される。

# [0007]

このような多段構成の梯子型フィルタにおいて、高耐電力化のための設計改善の1例が、以下に例示する特許文献1に開示されている。特許文献1による梯子型フィルタ200は、図4に示すように、信号入力側から初段に位置する直列腕の単一の共振子(直列共振子S1)に替えて2つの共振子(直列共振子S1a,S1b)を直列に接続した構成を有している。

#### [0008]

しかしながら、以上のような耐電力性改善の努力が続けられているものの、現状での梯子型フィルタは、まだ実用上十分な耐電力性が得られてはいない。

#### [0009]

ところで、最近、SAWフィルタよりも耐電力性に優れ、フィルタ特性も良好であることから、圧電薄膜共振子(これを以下、単に共振子という)を使用したフィルタ(これを以下、圧電薄膜型フィルタという)が注目を浴びつつある。圧

電薄膜共振子は、一般に、基板と基板上に設けられた積層共振体とからなる。積層共振体は、圧電膜とこの圧電膜を上下から挟む一対の電極膜からなる。このような構成を有する積層共振体は基板から音響的に絶縁される必要がある。このため、積層共振体直下には、空隙部(キャビティ)が形成されるか、あるいは異なった音響インピーダンスを有する2種類の1/4波長の厚みの膜を交互に積層した音響多層膜が設けられる。

# [0010]

この構成において、上下の電極間に交流電圧を印加すると、逆圧電効果により、これらに挟まれた部分の圧電膜が厚み縦振動する。このため、圧電薄膜共振子は電気的共振特性を示す。即ち、一端子対圧電薄膜共振子は、一端子対SAW共振子と同じ等価回路で表され、電気的に同様の振る舞いをする。よって、上述の梯子型フィルタにおいて、一端子対SAW共振子の代わりに一端子対圧電薄膜共振子を用いることもできる。

# [0011]

以上のような理由から、圧電薄膜型フィルタはSAWフィルタよりも耐電力性に優れているものの、それでも実用上さらに耐電力性を上げる必要がある。そこで、以下に例示する特許文献2では、前述した特許文献1と同様な方法で一端子対圧電薄膜共振子を用いた梯子型フィルタの耐電力性の向上が図られている。即ち、特許文献2では、直列腕の単一の共振子に替えて複数の共振子を直列接続された構成を有する一端子対圧電薄膜共振子を用いた梯子型フィルタが開示されている。尚、このような梯子型フィルタの1例として、信号入力側の直列腕の共振子を2つに分割し、その各共振子を直列接続した場合の等価回路を図5に示す。更に、この梯子型フィルタ300の構造を示す平面図を図6に例示する。但し、SAWフィルタと圧電薄膜型フィルタとにおける同一用途の共振子(各直列共振子及び並列共振子)には、同一の符号を付して説明する。

#### [0012]

#### 【特許文献1】

特開平10-303698号公報

#### 【特許文献2】

特開2002-198777号公報

[0013]

# 【発明が解決しようとする課題】

しかしながら、上記した従来技術のように、直列腕の単一の共振子に替えて複数の共振子を直列接続した場合、分割した分だけ共振子の数が増えるのに加えて、分割された各共振子の面積も増大し、必要面積が増大するという欠点がある。例えば、単一の共振子の面積に対して、同じインピーダンスになるように n 個に分割した場合、各共振子の面積は n 倍になる。また、なるべく耐電力性を向上させるために、信号入力側の直列腕の共振子のみではなく、すべての直列腕の共振子に対してこの分割が行われる場合も多い。従って、この場合の必要面積の増大はかなり大きくなり、デバイスサイズの小型化への大きな障害となる。更に、基板からの音響的絶縁のために共振子の下に空隙を設けたメンブレンタイプの圧電薄膜共振子の場合には、一般に、共振子の面積が大きくなるにつれて破壊しやすくなり、歩留りが悪化するという深刻な問題も存在する。

# [0014]

本発明は、上記のような問題に鑑みてなされたものであり、複数の一端子対圧 電薄膜共振子が回路の直列腕と並列腕とに配設されたフィルタ素子、それを有す るフィルタ装置、分波器及び高周波回路において、、デバイスサイズの増大を抑 制しつつ高耐電力化を図り、且つ歩留り悪化も防止されるフィルタ素子、それを 有するフィルタ装置、分波器及び高周波回路を提供することを目的とする。

[0015]

# 【課題を解決するための手段】

かかる問題を解決するために、本発明のある広い側面によれば、請求項1記載のように、複数の共振子が回路の直列腕と並列腕とに配置されたフィルタ素子において、少なくとも1つの直列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されているフィルタ素子が提供される。このように、単一の共振子に替えて複数の圧電薄膜共振子を並列接続した構成では、分割前後で同じインピーダンスになるようにn個に分割した場合、単一の共振子の面積に対して各共振子の面積は1/n倍になる。よって、従来技術のように直列

接続した場合に比べて、必要面積をかなり小さくすることができる。また、メンブレンタイプの圧電薄膜共振子の場合においても、十分な強度を保つことができるサイズであり歩留り悪化の問題も生じない。更に、単一の共振子に替えて複数の共振子を並列接続した構成にすることによって、大幅に耐電力性を向上させることができる。

# [0016]

本発明によれば、請求項2記載のように、請求項1記載の前記フィルタ素子において、少なくとも1つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されているフィルタ素子が提供される。一端子対圧電薄膜共振子が回路の直列腕と並列腕に配設されたフィルタ装置においては、一般に、帯域内の周波数によって、回路内での電流量とその通過経路が変わることが知られている。つまり、ある周波数では主に直列腕の共振子を通して電流が流れ、他の異なる周波数では主に並列腕の共振子を通して電流が流れる。よって、直列腕だけでなく並列腕に対しても、単一の共振子に替えて複数の共振子を並列接続した構成にすることによって、帯域内全般に渡って耐電力性の向上を図ることができる。

#### [0017]

本発明によれば、請求項3記載のように、複数の共振子が回路の直列腕と並列腕とに配置されたフィルタ素子において、少なくとも1つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されているフィルタ素子が提供される。前述したように、一端子対圧電薄膜共振子が回路の直列腕と並列腕に配設されたフィルタ装置においては、一般に、帯域内の周波数によって、回路内での電流量とその通過経路が変わることが知られている。更に、この回路内での電流量とその通過経路は、回路の設計定数の影響も受ける。よって、これらの条件によっては、高い電力に対して最も破壊されやすい共振子が並列腕のものになる場合がある。このような場合には、本発明のように、少なくとも1つの並列腕の単一の共振子に替えて複数の共振子を並列接続した構成にすることによって、効果的に耐電力性の向上を図ることができる。

[0018]

本発明によれば、請求項4記載のように、複数の共振子が回路の直列腕と並列腕とに配置されたフィルタ素子において、少なくとも信号入力側初段の直列腕の共振子及び/又は並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されているフィルタ素子が提供される。信号入力側初段の直列腕の共振子または並列腕の共振子は、高い電力に対して最も破壊されやすい場合が多いので、これを並列に分割すると最も耐電力性改善効果が大きい。

#### [0019]

本発明によれば、請求項5記載のように、請求項1,2又は4の何れか1項に 記載の前記フィルタ素子において、前記複数の一端子対圧電薄膜共振子が並列に 接続された構成を有してなる直列腕の共振子のアドミタンスが、他の少なくとも 何れか1つの直列腕の共振子のアドミタンスと整合されている。

# [0020]

また、本発明によれば、請求項6記載のように、請求項2から4の何れか1項に記載の前記フィルタ素子において、前記複数の一端子対圧電薄膜共振子が並列に接続された構成を有してなる並列腕の共振子のアドミタンスが、他の少なくとも何れか1つの並列腕の共振子のアドミタンスと整合されている。前述したように、最も基本的な梯子型フィルタでは、1つの直列腕共振子と1つの並列腕共振子から成る基本区間が、各区間同士のイメージインピーダンスが合うように複数接続される。ここで、単一の共振子に替えて複数の共振子を並列接続した場合に、この前後でインピーダンス変化が生じないようにすることによって、フィルタ特性を変化させずに耐電力性の向上を図ることができる。このためには、単一の共振子をn個に並列に分割するとき、単一の共振子の面積に対して各共振子の面積を1/n倍にすると良い。

#### [0021]

本発明によれば、請求項7記載のように、請求項1から6の何れか1項に記載の前記フィルタ素子において、並列に接続された前記一端子対圧電薄膜共振子の励振部が均一のサイズである。ここで、励振部とは、上部電極と下部電極が対向した部分で、かつこの部分の下部電極の下において基板と音響的に絶縁された状態になっており、交流電圧の印加により振動する部分を言う。お互いに並列に接

続された共振子群を構成する各共振子の励振部のサイズを略同一にすることによって、共振子群を構成する各共振子単体の耐電力性が同じになり、結果としてこの場合の共振子群の耐電力性が最も高くなる。更に、各共振子の励振部のサイズを略同一にした方が、チップ上での共振子のレイアウトが容易で、かつ、製造の信頼性も高い。

# [0022]

本発明によれば、請求項8記載のように、請求項1から7の何れか1項に記載の前記フィルタ素子において、梯子型フィルタ構造を有する。梯子型フィルタに対して、上述したような単一の共振子に替えて複数の共振子を並列接続した構成を施すことによって、効果的に耐電力性の向上を図ることができる。

# [0023]

本発明によれば、請求項9記載のように、請求項1から7の何れか1項に記載の前記フィルタ素子において、格子型フィルタ構造を有する。また、格子型フィルタに対しも、上述したような単一の共振子に替えて複数の共振子を並列接続した構成を施すことによって、効果的に耐電力性の向上を図ることができる。

## [0024]

また、本発明によれば、請求項10記載のように、請求項1から9の何れか1項に記載の前記フィルタ素子において、前記一端子対圧電薄膜共振子が、シリコン, ガラス, セラミックスの少なくとも1つを含んでなる基板と、窒化アルミニウム, 酸化亜鉛, チタン酸ジルコン酸鉛, チタン酸鉛の少なくとも1つを含んでなる圧電基板と、アルミニウム, 銅, 金, モリブデン, タングステン, タンタル, クロム, チタン, 白金, ロジウムの少なくとも1つを含んでなる単層膜又は多層膜で構成された上部電極膜及び下部電極膜とを有して構成されている。

#### [0025]

また、本発明によれば、請求項11記載のように、請求項1から10の何れか 1項に記載の前記フィルタ素子において、前記並列腕の共振子を構成する上部電 極膜上にSiO<sub>2</sub>膜を有する。

#### [0026]

また、本発明によれば、請求項12記載のように、請求項1から11の何れか

1項に記載の前記フィルタ素子と、前記フィルタ素子を格納するパッケージとを 有するフィルタ装置が提供される。これにより、デバイスサイズの増大を抑制し つつ高耐電力化を図り、且つ歩留り悪化も防止されたフィルタ装置が提供される

# [0027]

本発明によれば、請求項13記載のように、送信用フィルタ素子と受信用フィルタ素子とを有する分波器であって、前記送信用フィルタ素子は、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも1つの直列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されている。これにより、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止された分波器が提供される。

## [0028]

また、本発明によれば、請求項14記載のように、送信用フィルタ素子と受信用フィルタ素子とを有する分波器であって、前記送信用フィルタ素子が、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも1つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されている。これにより、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止された分波器が提供される。

## [0029]

また、本発明によれば、請求項15記載のように、無線信号を送信及び受信するための高周波回路であって、送信信号を増幅するための第1の増幅器と、受信信号を増幅するための第2の増幅器と、送信用フィルタ素子と受信用フィルタ素子とを有する分波器とを有し、前記送信用フィルタ素子が、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも1つの直列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されている。これにより、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止された高周波回路が提供される。

#### [0030]

また、本発明によれば、請求項16記載のように、無線信号を送信及び受信す

るための高周波回路であって、送信信号を増幅するための第1の増幅器と、受信信号を増幅するための第2の増幅器と、送信用フィルタ素子と受信用フィルタ素子とを信用フィルタ素子が、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも1つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されている。これにより、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止された高周波回路が提供される。

[0031]

また、本発明によれば、請求項17記載のように、無線信号を送信するための 高周波回路であって、送信信号を増幅するための増幅器と、送信信号をろ波する ためのフィルタ素子とを有し、前記フィルタ素子が、複数の共振子が回路の直列 腕と並列腕とに配置され、少なくとも1つの直列腕の共振子が互いに並列に接続 された複数の一端子対圧電薄膜共振子を有して構成されている。これにより、デ バイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止され た高周波回路が提供される。

[0032]

また、本発明によれば、請求項18記載のように、無線信号を送信するための 高周波回路であって、送信信号を増幅するための増幅器と、送信信号をろ波する ためのフィルタ素子とを有し、前記フィルタ素子が、複数の共振子が回路の直列 腕と並列腕とに配置され、少なくとも1つの並列腕の共振子が互いに並列に接続 された複数の一端子対圧電薄膜共振子を有して構成されている。これにより、デ バイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止され た高周波回路が提供される。

[0033]

【発明の実施の形態】

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。

[0034]

〔第1の実施形態〕

まず、本発明の第1の実施形態について説明する。ここで、比較例として、単

一の一端子対圧電薄膜共振子(以下、単に共振子という)のみで構成された梯子型フィルタ400の等価回路を図7に、梯子型フィルタ400のフィルタ構造の平面図を図8に示す。尚、この例では、梯子型回路の基本区間が4段接続されており、中央の並列共振子が図3に示した方法で1つにまとめられた構成を有している。

# [0035]

比較例に対する本実施形態として、梯子型フィルタ400における信号入力側 初段の直列腕の共振子のみを2つに並列に分割した構成を有する梯子型フィルタ 1の等価回路を図9に、そのフィルタ構造の平面図を図10に、更にそのフィルタ構造の断面図を図11に示す。尚、図11(a)は図10に示すフィルタ構造のA-A'断面図であり、図11(b)は図10に示すフィルタ構造のB-B'断面図である。また、ここで使用した共振子(S1a, S1b, S2~S4, P1, P23, P4)はメンブレンタイプの圧電薄膜共振子であり、5GHz帯のフィルタの例である。

# [0036]

図10及び図11において、基板10はシリコン(Si)単結晶基板であり、下部電極膜12はモリブデン(Mo)/アルミニウム(A1)の2層膜であり、圧電膜14は窒化アルミニウム(A1N)の単層膜であり、上部電極膜13はMoの単層膜である。また、上部電極膜13と下部電極膜12とが重なる部分の直下にほぼそれと同等サイズのキャビティ15が基板10を貫通した状態で設けられている(図11(a),(b)参照)。更に、直列共振子の共振周波数と並列共振子の反共振周波数を略一致させてバンドパスフィルタ特性を得るために、並列共振子P1,P23,P4の積層共振体部16には上部電極膜13上に更にSi02膜17を設けている(図11(b)参照)。尚、下部電極膜13上に更にS
すび形成される領域には、バンプ形成用のバッド部が導電層11により形成されてもよい(図11(b)参照)。また、この導電層11は、パッド部と直列/共振子とを接続する配線領域上、及び直列共振子間や直列共振子と並列共振子とを接続する配線領域上、及び直列共振子間や直列共振子と並列共振子とを接続する配線領域上に形成されていてもよい。但し、導電層11は少なくとも各共振子における積層共振体上の領域には形成されない。

# [0037]

また、本実施形態において、直列共振子及び並列共振子を構成する材料としては以下のようなものを用いることができる。基板10には、シリコン(Si)、ガラス、セラミックス等を用いることができる。圧電膜14には、窒化アルミニウム(A1N)、酸化亜鉛(ZnO)、チタン酸ジルコン酸鉛(PZT)、チタン酸鉛(PbTiO3)等、薄膜を作製可能な材料であれば如何なるものも用いることができる。上部電極膜13及び下部電極膜12には、アルミニウム(A1)、銅(Cu)、金(Au)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、クロム(Cr)、チタン(Ti)、白金(Pt)、ルテニウム(Ru)、ロジウム(Rh)等、金属膜の単層膜又は積層膜を用いることができる

## [0038]

このようなフィルタ構造において、並列に2つに分割された直列共振子(S1a, S1b)の合成したインピーダンス(アドミタンス)は、他の直列共振子(S2~S4)のインピーダンス(アドミタンス)と整合が図られている。これにより、本実施形態では、4段構成における各基本区間毎のインピーダンス(アドミタンス)の整合が図られる。

## [0039]

また、各共振子の励振部(所謂、上部電極膜13と下部電極膜12とで挟まれた領域)は例えば円形であり、そのサイズは、図8の比較例の場合、直列共振子 $S1\sim S4$ が77  $\mu$  m  $\phi$  、 両端の並列共振子P1 , P4 が52  $\mu$  m  $\phi$  、 中央の並列共振子P23 が73  $\mu$  m  $\phi$  である。また、図10 の本実施形態の場合、2 つに並列に分割した各直列共振子S1 a , S1 b のサイズは、図8 における対応する直列腕の単一共振子(直列共振子S1=77  $\mu$  m  $\phi$ )の約半分の面積、すなわち54  $\mu$  m  $\phi$  になっている。尚、並列に分割した各直列共振子S1 a , S1 b のサイズは、均一である方が好ましい。また、その他の各共振子のサイズは比較例と同じである。

#### [0040]

また、以上のように構成した梯子型フィルタ1をセラミックパッケージ1 a に

フェイスダウンでフリップチップ実装した場合のフィルタ装置1Aの構成例を図12に示す。図12において、セラミックパッケージ1aに実装された梯子型フィルタ1は、上部電極膜13上に設けられた導電層11に金(Au)や銅(Cう)やアルミニウム(A1)等のバンプ18が形成され、このバンプ18を介して梯子型フィルタ1とセラミックパッケージ1aの配線19とが接続された構成を有する。尚、上述の比較例による梯子型フィルタ400を同様にフリップチップ実装したフィルタ装置400Aの構成も同様であるため、ここでは図示を省略する。

# [0041]

また、以上に説明した比較例と本実施形態との2つのサンプル(フィルタ装置400A,1A)のフィルタ特性を評価した結果を図13に示す。図13を参照すると明らかなように、両者の特性はほぼ一致している。尚、以上の説明では、共振子の励振部は円形であるが、本実施形態ではこれに限定されず、例えば正方形,長方形,楕円等、いかなる形であっても構わない。また、各共振子のサイズは、5GHz帯のフィルタの1例を示したものに過ぎず、所望の特性に応じて適宜選択されることは言うまでもない。

### [0042]

次に、以上の比較例と本実施形態との2つのサンプルの耐電力性について示す。耐電力性の評価は、環境温度70℃において、フィルタの3dB帯域内で耐電力性が最弱ポイントの周波数である最も高周波端に電力を印加し、その寿命を評価した。図14に寿命の評価結果を示す。図14を参照すると明らかなように、本実施形態によるサンプルの寿命は、比較例のサンプルの寿命より約2桁も長く、本本実施形態によるフィルタ構造が耐電力性の向上に非常に有効であることが分かる。

#### [0043]

以上のように構成することで、本実施形態では、複数の一端子対圧電薄膜共振 子が回路の直列腕と並列腕とに配設された梯子型回路構造を有するフィルタ装置 において、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪 化の問題も発生しないフィルタ素子及びそれを有するフィルタ装置が提供された [0044]

# [第2の実施形態]

次に、第1の実施形態で例示した梯子型フィルタ1の他の構成について、その いくつかを以下に図面を用いて例示する。

# [0045]

図15は、直列腕の共振子全てを2つに並列に分割した場合の梯子型フィルタ2の等価回路を示す図である。この際、2つに並列に分割された直列共振子(S1a,S1b,S2a,S2b,S3a,S3b,S4a,S4b)の面積は、比較例の単一な直列共振子(S1~S4)の面積(77 $\mu$ m $\phi$ )の略半分(54 $\mu$ m $\phi$ )で均一なサイズに構成される。この他の構成は、第1の実施形態と同様であるため、ここでは説明を省略する。

## [0046]

また、図16は、直列腕の共振子の内、信号入力初段目と2段目との直列共振子を3つに並列に分割し、その他(3段目及び4段目)の直列共振子を2つに並列に分割した場合の梯子型フィルタ3の等価回路を示す図である。この際、3つに並列に分割した直列共振子(S1c~S1e,S2c~S2e)の面積は、比較例の直列腕の単一な直列共振子(S1~S4)の面積(77μmφ)と比較して約1/3の面積、即ち44μmφで均一なサイズに構成される。また、2つに並列に分割された直列共振子S3a,S3b,S4a,S4bの面積は、比較例の単一な直列共振子S3a,S3b,S4a,S4bの面積は、比較例の単一な直列共振子(S1~S4)の面積(77μmφ)の略半分(54μmφ)で均一なサイズに構成される。この他の構成は、第1の実施形態と同様であるため、ここでは説明を省略する。

#### [0047]

また、図17は、直列腕の共振子の内、信号入力初段の直列共振子と、並列腕の共振子の内、信号入力初段の並列共振子をそれぞれ2つに並列に分割した場合の梯子型フィルタ4の等価回路を示す図である。この際、2つに並列に分割された直列共振子S1a,S1bの面積は、比較例の単一な直列共振子S1の面積(77 $\mu$ m $\phi$ )の略半分(54 $\mu$ m $\phi$ )で均一なサイズに構成され、同じく2つに

並列に分割された並列共振子Pla, Plbの面積は、比較例の単一な並列共振子Plの面積( $52\mu m\phi$ )の略半分( $37\mu m\phi$ )で均一なサイズに構成される。この他の構成は、第1の実施形態と同様であるため、ここでは説明を省略する。

# [0048]

更に、図18は、並列腕の共振子の内、信号入力初段の並列共振子のみを2つに並列に分割した場合の梯子型フィルタ5の等価回路を示す図である。この際2つに並列に分割された直列共振子P1a, P2bの面積は、比較例の単一な並列共振子P1の面積(52μmφ)の略半分(37μmφ)で均一なサイズに構成される。また、第1の実施形態で2つに並列に分割された直列腕における信号入力初段の共振子は、単一の直列共振子S1で構成される。この他の構成は、第1の実施形態と同様であるため、ここでは説明を省略する。

# [0049]

尚、本発明による梯子型フィルタの構成は、上記で例示した形態に限定されない。つまり、信号入出力側初段には並列腕、あるいは直列腕のどちらの共振子が配置されても構わない。また、基本区間の段数は4段以外でも構わない。隣接する共振子同士は1つにまとめて構成されても、個々に構成されても構わない。また、単一の共振子に替えて複数の共振子を並列接続する個所および分割する共振子の数は適宜選択される。更に、各直列共振子同士、又は並列共振子同士のインピーダンスを整合させることにより、第1の実施形態と同様に、各基本区間毎のインピーダンス(アドミタンス)の整合が図られている。

## [0050]

#### [第3の実施形態]

次に、一端子対圧電薄膜共振子を用いた格子型フィルタにおいて、単一の共振子に替えて複数の共振子を並列接続した構成を適用した例を第3の実施形態として以下図面を用いて詳細に説明する。

#### [0051]

まず、比較の格子型フィルタ500の等価回路の例を図19に示す。尚、図19は、直列腕と並列腕とを2本ずつ有する格子型フィルタ500であり、各直列

腕の共振子(直列共振子)にS1, S2の符号を付し、各並列腕の直列共振子( 並列共振子)に同様にP1, P2の符号を付す。

# [0052]

また、図19に示すフィルタ構造において、直列共振子S1, S2を3つに並列に分割し、並列共振子P1, P2を2つに並列に分割した場合の本実施形態による格子型フィルタ6を図20に示す。尚、本実施形態による格子型フィルタ6のおいても、上述の第1の実施形態で例示した梯子型フィルタ1と同様に、n個に並列に分割した場合の各共振子のサイズは、もとの単一共振子の約1/nの面積に均一に設定される。なお、単一の共振子に替えて複数の共振子を並列接続する際の共振子の数は適宜選択される。また、この他の構成は、第1の実施形態と同様であるため、個々では説明を省略する。

# [0053]

以上のように構成することで、本実施形態では、複数の一端子対圧電薄膜共振 子が回路の直列腕と並列腕とに配設された格子型回路構造を有するフィルタ装置 において、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪 化の問題も発生しないフィルタ素子及びそれを有するフィルタ装置が提供された

# [0054]

## [第4の実施形態]

次に、上述した各実施形態による梯子型フィルタ又は格子型フィルタを利用した形態について、以下に本発明の第4の実施形態として図面を用いて詳細に説明する。

#### [0055]

通常、ヘテロダイントランシーバ或いはホモダイントランシーバ等、多くのセルラーシステムでは、送信と受信とで異なる周波数が用いられていた。そこで、これらの送信信号及び受信信号を分離するために、図21に示すように分波器50が使用される。分波器50は送信用および受信用の2個のフィルタ(送信用フィルタ51, 受信用フィルタ52)から成り、送信用フィルタ51の出力側と受信用フィルタ52の入力側とは、アンテナポートとして共通になっている。

[0056]

このようなセルラーシステムでは、Wレベルのハイパワーの送信信号が送信用フィルタ51を通過しアンテナ53から出力されるのに対し、アンテナ53から 入力し受信用フィルタ52を通過する受信信号のパワーは微弱である。

[0057]

この分波器50を構成するフィルタとして、梯子型フィルタ等、複数の一端子 対共振子が回路の直列腕と並列腕とに配設された梯子型フィルタが広く利用され るが、この際、送信用フィルタ51に、上述の各実施形態で例示したような単一 の共振子に替えて複数の共振子が並列に接続された構成を使用する。これによっ て、ハイパワーの送信信号に対しても十分信頼性の高い分波器50を実現できる

[0058]

尚、受信用フィルタ52にもある程度のパワーが印加される場合もあり得るため、受信用フィルタ52に対しても送信用フィルタ51と同様に、単一の共振子に替えて複数の共振子を並列接続した構成を適用し、その信頼性を高めておいてもよい。

[0059]

次に、図22を用いて、無線信号を送信および受信するためのホモダイントランシーバ60の高周波回路構成の1例を説明する。

[0060]

図22に示すように、本実施形態によるホモダイントランシーバ60は、図21に示す分波器50に加え、送信回路70には不要信号を除去するためのバンドパスフィルタ(BPF)71および送信信号を増幅するための電力増幅器(PA)72を有し、受信回路80には受信信号を増幅するための低雑音増幅器(Low Noise Amplifier:LNA)82および不要信号を除去するためのバンドパスフィルタ(BPF)81を有している。

[0061]

[第5の実施形態]

また、本発明の第1から第3の実施形態で例示したような梯子型フィルタは、

無線信号を送信するための無線送信装置90の高周波回路構成にも適用することが可能である。以下、これを第5の実施形態として図面を用いて詳細に説明する

[0062]

図23は、本実施形態による無線送信装置90の高周波回路構成を示す図である。図23に示すように、本実施形態による無線送信装置90は、局部発振器91からの搬送波信号と変調器92からの変調信号とがミキサ93で混合され、生成された信号は電力増幅器(PA)94で増幅された後、上述の各実施形態で示した梯子型フィルタ又は格子型フィルタを使用した送信用フィルタ95により不要信号が除去され、アンテナ96から出力される。

[0063]

[他の実施形態]

以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその 趣旨を逸脱しない限り種々変形して実施可能である。

[0064]

【発明の効果】

以上説明したように、本発明によれば、複数の一端子対圧電薄膜共振子が回路 の直列腕と並列腕に配設されたフィルタ装置において、デバイスサイズの増大を 生じることなく大幅な高耐電力化を図り、且つ歩留り悪化も防止することができ る。

【図面の簡単な説明】

【図1】

直列腕と並列腕とにそれぞれ1つの直列共振子S又は並列共振子Pが配置されたフィルタ素子の基本区間の等価回路を示す図である。

【図2】

従来例による梯子型フィルタ100の等価回路を示す図である。

【図3】

図2に示す梯子型フィルタ100における隣接する直列共振子同士及び並列共 振子同士を単一化した場合の等価回路を示す図である。 【図4】

従来例による梯子型フィルタ200の等価回路を示す図である。

【図5】

従来例による梯子型フィルタ300の等価回路を示す図である。

【図6】

図5に示す梯子型フィルタ300のフィルタ構造を示す平面図である。

【図7】

比較例による梯子型フィルタ400の等価回路を示す図である。

【図8】

図7に示す梯子型フィルタ400のフィルタ構造を示す平面図である。

【図9】

本発明の第1の実施形態による梯子型フィルタ1の等価回路を示す図である。

【図10】

図9に示す梯子型フィルタ1のフィルタ構造を示す平面図である。

【図11】

図10に示す梯子型フィルタ1のフィルタ構造の断面図であり、(a)はA-A'断面図であり、(b)はB-B'断面である。

【図12】

梯子型フィルタ1をセラミックパッケージ1 a に格納して構成されたフィルタ 装置1 A の構成を示す断面図である。

【図13】

比較例によるフィルタ装置400Aと本発明の第1の実施形態によるフィルタ装置1Aとのフィルタ特性を示すグラフである。

【図14】

比較例によるフィルタ装置400Aと本発明の第1の実施形態によるフィルタ装置1Aとの寿命の評価結果である。

【図15】

本発明の第2の実施形態による梯子型フィルタ2の等価回路を示す図である。

【図16】

本発明の第2の実施形態による梯子型フィルタ3の等価回路を示す図である。

【図17】

本発明の第2の実施形態による梯子型フィルタ4の等価回路を示す図である。

【図18】

本発明の第2の実施形態による梯子型フィルタ5の等価回路を示す図である。

【図19】

比較例による格子型フィルタ500の等価回路を示す図である。

【図20】

本発明の第3の実施形態による格子型フィルタ6の等価回路を示す図である。

【図21】

本発明の第4の実施形態による分波器50の構成を示すブロック図である。

【図22】

本発明の第4の実施形態によるホモダイントランシーバ60の高周波回路構成 を示すブロック図である。

【図23】

本発明の第5の実施形態による無線送信装置90の構成を示すブロック図である。

【符号の説明】


- 1、2、3、4、5 梯子型フィルタ
- 1 a セラミックパッケージ
- 1A フィルタ装置
- 6 格子型フィルタ
- 10 基板
- 11 導電層
- 12 下部電極膜
- 13 上部電極膜
- 14 圧電膜
- 15 キャビディ
- 16 積層共振体部

- 17 SiO<sub>2</sub>膜
- 18 バンプ
- 19 配線
- 50 分波器
- 51、95 送信用フィルタ
- 5.2 受信用フィルタ
- 53、96 アンテナ
- 60 ホモダイントランシーバ
- 70 送信回路
- 71、81 バンドパスフィルタ (BPF)
- 72、94 電力增幅器 (PA)
- 80 受信回路バンドパスフィルタ (BPF)
- 82 低雜音增幅器 (LNA)
- 90 無線送信装置
- 91 局部発振器
- 9 2 変調器
- 93 ミキサ
- $S1\sim S4$ ,  $S1a\sim S1e$ ,  $S2a\sim S2e$ , S3a, S3b, S4a, S
- 4 b 直列共振子
  - P1~P4、P23、P1a, P1b、P2a, P2b 並列共振子


【書類名】

図面


【図1】




【図2】




# 【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】







【図12】




# 【図13】




# 【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】



【図22】



【図23】



【書類名】

要約書

【要約】

【課題】 複数の一端子対圧電薄膜共振子が回路の直列腕と並列腕とに配設されたフィルタ素子、それを有するフィルタ装置、分波器及び高周波回路において、、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止されるフィルタ素子、それを有するフィルタ装置、分波器及び高周波回路を提供する。

【解決手段】 複数の共振子が回路の直列腕と並列腕とに配置された梯子型フィルタ1において、直列腕に設けられた直列共振子S1~S4の何れか、好ましくは信号入力側初段に位置する直列共振子S1を並列にn個(例えば2つ)に分割する。また、分割された個々の直列共振子S1a, S1bの面積は、分割前の直列共振子S1の面積の略半分とする。これにより、デバイスサイズの増大を抑制しつつ、高耐電力化が図られる。更に、デバイスサイズの増大が防止されるため、強度も維持することが可能となり、高歩留りを実現できる。

【選択図】

図 9

# 出願人履歴情報

識別番号

[398067270]

1. 変更年月日

2002年11月 5日

[変更理由]

住所変更

住 所

神奈川県横浜市港北区新横浜二丁目3番12号

氏 名

富士通メディアデバイス株式会社

# 出願人履歷情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社